L’objectif de ce projet est de travailler sur l’architecture matérielle d’un processeur RISC-V 32 bits simple cycle. Ces processeurs sont à jeu d’instructions réduit et suivent une spécification open-source, ce qui permet de concevoir des processeurs performants sans avoir besoin de reverser une redevance.
La branche cpu du git contient les descriptions VHDL du processeur ainsi que